Triển khai hiệu quả việc giám sát và dự đoán thời gian thực SOC cho bộ pin lithium-ion

Tóm tắt

Nghiên cứu này đi sâu vào việc giám sát trạng thái sạc của pin lithium-ion, điều này rất quan trọng đối với sự an toàn và hiệu quả của việc quản lý năng lượng pin trong các ứng dụng nhúng. Hiểu chính xác trạng thái sạc của pin có ý nghĩa quyết định để đảm bảo hiệu suất và sử dụng an toàn của chúng. Nhóm nghiên cứu đã phát triển và triển khai thuật toán quan sát dựa trên bộ lọc Kalman, được triển khai trên Spartan 6 FPGA. Thuật toán có thể ước tính chính xác trạng thái sạc của pin, ngay cả khi có sai lệch giữa giá trị ước tính ban đầu và trạng thái thực tế. Bài viết này đặc biệt nhấn mạnh những ưu điểm của FPGA trong tính toán nhanh, cho phép FPGA hoạt động như một thành phần nô lệ hiệu quả trong các hệ thống quản lý pin (BMS), theo dõi trạng thái sạc của một số lượng lớn pin với chi phí thấp hơn. Việc triển khai bộ quan sát này trên FPGA chi phí thấp có ý nghĩa rất lớn trong việc giảm chi phí của hệ thống quản lý pin trong các ứng dụng như xe điện. Ngoài ra, mô hình người quan sát đã được xác nhận tính hiệu quả thông qua mô phỏng nghiêm ngặt và thử nghiệm thời gian thực. Nghiên cứu này đề xuất một phương pháp hiệu quả để ước tính chính xác trạng thái sạc của pin lithium-ion, hỗ trợ mạnh mẽ cho việc quản lý hiệu quả năng lượng pin trong các ứng dụng khác nhau.

1. Giới thiệu

Tầm quan trọng của quản lý năng lượng và ước tính SOC:Quản lý năng lượng rất quan trọng trong các ứng dụng nhúng, đặc biệt là các thiết bị chạy bằng pin, vì nó ảnh hưởng đến tuổi thọ pin và hiệu suất tổng thể của hệ thống. Pin lithium ion được sử dụng rộng rãi do mật độ năng lượng cao, tốc độ tự xả thấp và tuổi thọ dài. Để đảm bảo sự an toàn và hiệu quả của hệ thống cung cấp năng lượng cho pin, việc ước tính chính xác SOC là điều cần thiết. Ước tính không chính xác có thể dẫn đến sạc quá mức, xả quá mức và hỏng pin sớm. Tuy nhiên, đặc tính phi tuyến tính và thay đổi theo thời gian của pin lithium-ion khiến việc ước tính SOC khá khó khăn, do đó, nhiều phương pháp ước tính khác nhau đã được đề xuất, bao gồm các phương pháp dựa trên mô hình và dựa trên dữ liệu.

Hệ thống quản lý pin và phương pháp ước tính SOC

Hệ thống quản lý pin (BMS) là một thành phần quan trọng của bộ pin, có nhiệm vụ theo dõi trạng thái pin và kiểm soát quá trình sạc và xả. Ước tính SOC chính xác là một trong những chức năng chính của nó, giúp tối ưu hóa việc sử dụng pin, ngăn ngừa tình trạng sạc quá mức và xả quá mức. Thuật toán cần phải đáp ứng các lỗi cảm biến có độ chính xác cao, mạnh mẽ đến độ chính xác thấp và đánh giá sai thông số pin cũng như yêu cầu năng lượng tính toán thấp. Các kỹ thuật lập mô hình và ước tính để đạt được ước tính SOC chính xác bao gồm điện hóa học, mạch tương đương và phương pháp dựa trên dữ liệu. Các mô hình điện hóa chính xác nhưng tốn kém về mặt tính toán và đòi hỏi kiến ​​thức chuyên môn, trong khi các phương pháp dựa trên người quan sát tương đối đơn giản và có độ chính xác tốt.

Các phương pháp ước tính SOC được chia thành hai loại:ước lượng vòng hở và vòng kín. Các phương pháp vòng hở như đếm Coulomb rất đơn giản nhưng đòi hỏi kiến ​​thức về SOC ban đầu, động lực học chậm và độ tin cậy kém, trong khi các phương pháp điện áp mạch hở tuy chính xác nhưng yêu cầu pin không hoạt động trong thời gian dài. Các phương pháp vòng kín chủ yếu bao gồm Điều khiển dự đoán mô hình (MPC) và các phương pháp liên quan của nó (như Bộ lọc Kalman mở rộng (EKF), Bộ lọc Kalman mở rộng kép (DEKF), Bộ lọc Kalman mở rộng thích ứng (AEKF), Thuật toán lai thích ứng (AMA), Trình quan sát trạng thái, Trình quan sát trạng thái mở rộng tổng quát (GESO), Phương pháp logic mờ và Mạng thần kinh), cũng như các phương pháp như bộ lọc vô cực H, Trình quan sát chế độ trượt (SMO), Bộ lọc hạt (PF) và các biến thể của Bộ lọc Kalman (chẳng hạn như Bộ lọc Kalman không mùi (UKF) và Bộ lọc Kalman điểm Sigma (SPKF)).

Ứng dụng EKF và FPGA trong ước lượng SOC:Có nhiều phương pháp khác nhau để ước tính SOC trực tuyến và các nhà quan sát trạng thái (đặc biệt là EKF) rất phổ biến do tính mạnh mẽ của chúng. Trong quản lý pin, thuật toán đệ quy EKF có thể kết hợp các mô hình pin và dữ liệu đo lường để ước tính SOC. Tuy nhiên, việc triển khai các thuật toán phức tạp với bộ vi điều khiển rất tốn kém và có thể không phù hợp với hệ thống nhiều pin. Chi phí BMS (bao gồm giám sát và cân đối) có thể lên tới 30% giá bộ pin. Vì vậy, nghiên cứu này tập trung vào việc tính toán nhanh thuật toán ước lượng SOC cho ắc quy xe điện có nhiều ắc quy nối tiếp bằng cách sử dụng mảng cổng lập trình trường (FPGA). FPGA đã được chứng minh là có hiệu quả trong lĩnh vực công nghiệp. Mục tiêu của nghiên cứu này là triển khai bộ quan sát dựa trên thuật toán EKF trên FPGA Spartan 6 chi phí thấp và hiệu quả, có thể điều chỉnh ước tính SOC không chính xác ban đầu. Thời gian quan sát nhanh có thể đạt được sự quan sát đồng thời nhiều pin với cùng một FPGA, giảm chi phí BMS của xe điện hoặc các hệ thống SOC pin khác cần được giám sát. Các chương tiếp theo của bài báo sẽ lần lượt giới thiệu mô hình pin lithium-ion, thiết kế thiết bị quan sát, triển khai trên FPGA, mô phỏng trong môi trường Xilinx, kết quả thực nghiệm, kết luận nghiên cứu và công việc tiếp theo.

2. Người quan sát trạng thái sạc

Mẫu pin

Có nhiều phương pháp mô hình hóa khác nhau để thể hiện chính xác hoạt động động của tế bào điện hóa. Mặc dù các mô hình điện hóa có thể giúp dự đoán hiệu suất của pin và hiểu được cơ chế lão hóa, nhưng chúng yêu cầu các điều kiện ban đầu và điều kiện biên của pin, đồng thời phức tạp về mặt tính toán và không phù hợp cho các ứng dụng thời gian thực. Vì vậy, một mô hình đơn giản hóa dựa trên mạch tương đương (EEC) đã được phát triển, phù hợp với các chuyên gia không chuyên về điện hóa và dễ dàng áp dụng trong thời gian thực. Tuy nhiên, hiện tượng điện hóa cần được xem xét ở cấp độ pin để đơn giản hóa việc nhận dạng mô hình.

Mô hình EEC được sử dụng trong nghiên cứu này bao gồm nguồn điện áp mạch hở (OCV), điện trở R Ω biểu thị các hiện tượng tần số cao như điện trở điện phân và kết nối, cũng như điện trở động truyền điện tích và mạch song song R1C1 mô phỏng tần số thấp hiện tượng khuếch tán. Để đơn giản hóa các phép tính theo thời gian thực, một mạch RC đơn được sử dụng để mô phỏng hiện tượng khuếch tán với chu kỳ lấy mẫu là Te=0.1 giây, có thể bỏ qua so với chu kỳ lấy mẫu do truyền điện tích động (khoảng 10ms ). Phương trình trạng thái mô hình pin được mở rộng sang SOC như trong công thức 1:

(Trong đó Qnom là công suất danh nghĩa, V1 là điện áp trên mạch R1C1, SOC là trạng thái sạc, Ubat là điện áp cực pin), mô hình pin trạng thái rời rạc được mở rộng sang SOC như trong công thức 2:

Trình quan sát SOC dựa trên bộ lọc Kalman

SOC không thể đo trực tiếp và Bộ lọc Kalman mở rộng (EKF) thường được sử dụng để giải quyết vấn đề này. Nó đòi hỏi một mẫu pin chính xác và khả năng ước tính SOC trong một phạm vi nhiễu nhất định. EKF khởi tạo và dự đoán các biến trạng thái tại thời điểm lấy mẫu cụ thể Te, sử dụng phương trình trạng thái mô hình pin (Công thức 1) bao gồm SOC để dự đoán. Hiệu suất của người quan sát phụ thuộc vào độ tin cậy của phép đo và mô hình, có tính đến độ không đảm bảo của mô hình wk và độ không đảm bảo đo của điện áp vk (Công thức 3):

Giả sử chúng là nhiễu trắng, nhiễu Gauss và có giá trị trung bình bằng 0, chúng lần lượt được đưa vào ma trận hiệp phương sai Q và R của nhiễu trạng thái và nhiễu đo.

Do tính phi tuyến của việc mở rộng mô hình pin sang SOC (vì OCV có liên quan đến SOC) nên cần tuyến tính hóa nó bằng cách tính ma trận Jacobian tại mỗi thời điểm lấy mẫu (Công thức 4):

Tuyến tính hóa và tính độ lợi Kalman (Công thức 5):

Cập nhật ma trận hiệp phương sai (Công thức 6):

Cuối cùng, sử dụng hiệu chỉnh khuếch đại tối ưu để dự đoán vectơ trạng thái (Công thức 7):

Các thông số EKF được tóm tắt trong bảng dưới đây.

3. Triển khai FPGA

Thiết kế kiến ​​trúc FPGA:FPGA bao gồm các tài nguyên xử lý (chẳng hạn như bộ nhớ, logic và các thanh ghi, được nhóm thành các loại khối logic khác nhau) và các tài nguyên kết nối có thể lập trình được. Khi lập trình cần xác định rõ chức năng của các khối logic và tổ chức mạng kết nối. Nghiên cứu này tập trung vào kiến ​​trúc mạch lập trình ma trận, có các khối logic có cấu trúc hình chữ nhật thông thường và được kết nối với mạng định tuyến (bao gồm các kênh ngang và dọc) thông qua các điểm kết nối có thể lập trình được. FPGA bao gồm các pin và kết nối cơ bản được thiết kế sẵn và người dùng có thể lập trình và xây dựng các kiến ​​trúc phần cứng cụ thể đáp ứng các yêu cầu ứng dụng. Nó thể hiện khả năng xử lý thông lượng cao và độ trễ thấp trong lĩnh vực công nghiệp, đồng thời tính linh hoạt của nó có thể nâng cao hiệu suất, giảm chi phí và có khả năng mở rộng. Việc sử dụng FPGA để tính toán song song có thể định cấu hình giúp giảm thời gian thực hiện thuật toán, nhưng việc lập trình yêu cầu tối ưu hóa các thuộc tính vật lý, bao gồm hiệu suất thời gian/vùng của thuật toán và lựa chọn bit định dạng dữ liệu, trong khi vẫn duy trì độ chính xác cơ bản của người quan sát.

Thiết bị và phần mềm:Nghiên cứu này nhằm mục đích triển khai Bộ lọc Kalman mở rộng (EKF) để ước tính Trạng thái sạc (SOC) của bộ pin trong hệ thống thời gian thực, sử dụng nền tảng phần cứng MicroAutoBox II (MABXII) của dSPACE, đáng tin cậy và mạnh mẽ cho thiết kế nguyên mẫu và thử nghiệm trong ngành công nghiệp ô tô. Xilinx Spartan-6 FPGA (XC6SLX150) nhúng của nó có hiệu suất cao và mức tiêu thụ điện năng thấp (các thông số kỹ thuật chính được trình bày trong Bảng 2), khiến nó phù hợp với ứng dụng này. Bộ quan sát SOC được triển khai trên FPGA này và kiểm tra SOC của từng pin trong một bộ pin gồm 5 pin lithium-ion được kết nối nối tiếp (thông số của bộ pin: tổng điện áp danh định là 18V, điện áp danh định của một pin là 3,6V, dung lượng tổng thể 2,5Ah, sử dụng pin lithium-ion Samsung 25R 18650, điện cực dương là hỗn hợp hóa chất NCA và NMC, điện cực âm là than chì, các thông số model pin được xác định bằng phương pháp chuẩn độ gián đoạn dòng điện không đổi công nghệ GITT, như thể hiện trong Hình 4). Giả sử nhiệt độ pin là 25 độ C và các tham số không đổi, thuật toán EKF được phát triển bằng cách sử dụng các khối Simulink (như trong Hình 5) và được tối ưu hóa cho hiệu suất và việc sử dụng tài nguyên thông qua đường ống, ghép kênh/gấp phân chia thời gian và độ chính xác tùy chỉnh.

Công nghệ ghép kênh phân chia theo thời gian:Bộ pin đang được nghiên cứu chứa 5 pin lithium-ion được kết nối nối tiếp và có hai phương pháp ước tính SOC của mỗi pin. Một là phát triển một thiết kế với năm mẫu pin, nhưng do yêu cầu tài nguyên cao nên nó không phù hợp với các ứng dụng thời gian thực và yêu cầu FPGA giàu tài nguyên và đắt tiền hơn. Phương pháp thứ hai dựa trên ghép kênh phân chia theo thời gian (xem Hình 6), với mỗi thời gian lấy mẫu Te '=0,02 giây. Sau khi dòng điện và điện áp của pin được số hóa bởi ADC bảng MicroAutoBox DSP, máy trạng thái sẽ gửi dữ liệu đến FPGA để thực thi thuật toán EKF. Sau khi thuật toán hoàn thành, SOC ước tính và hiệu chỉnh, ma trận hiệp phương sai lỗi và điện áp khuếch tán sẽ được gửi trở lại DSP. Những nỗ lực tiếp theo sẽ tập trung vào việc xác minh thiết bị quan sát thông qua mô phỏng, điều này rất quan trọng để đảm bảo tính chính xác và hiệu quả của thiết bị quan sát trước khi triển khai trên FPGA.

4. Xác minh của người quan sát Xilinx

Quá trình xác minh:Thuật toán được xác thực bằng thư viện trình tạo hệ thống được thiết kế riêng cho lập trình FPGA. Thư viện này cho phép lập trình FPGA bằng cách sử dụng các khối Simulink và việc xử lý dữ liệu có thể được thực hiện ở chế độ dấu phẩy động hoặc dấu phẩy cố định. Độ chính xác càng cao thì yêu cầu tài nguyên FPGA càng lớn. Để cân bằng độ chính xác của kết quả và việc sử dụng tài nguyên, nghiên cứu này đã chọn biểu diễn có dấu ở chế độ điểm cố định, cụ thể là định dạng Fix{3}} (15 bit cho phần nguyên, 16 bit cho phần thập phân và 1 bit cho dấu) . Ưu điểm chính của việc sử dụng thư viện Xilinx này là dễ triển khai trên FPGA mà không cần lập trình VHDL phức tạp.

Đánh giá hiệu suất và kết quả

Hiệu suất của người quan sát dựa trên EKF được đánh giá thông qua đường cong hiện tại của dòng phóng điện 1C (2,5A). SOC thực tế được khởi tạo thành 100% và giá trị SOC ước tính ban đầu SOC-0 được đặt thành 0% (SOC-0 là thông số có thể điều chỉnh có thể đạt được phạm vi rộng khởi tạo SOC ước tính). Giá trị tham chiếu SOC thu được từ máy đo Coulomb được khởi tạo với SOC ban đầu chính xác và công suất danh định. Đặt công cụ ước tính được thiết kế dưới đường cong dòng phóng điện bước hiện tại 1C để xác minh.

Kết quả cho thấy mặc dù giá trị ước tính ban đầu khác với giá trị ban đầu SOC thực tế, nhưng SOC ước tính vẫn hội tụ về SOC thực tế của pin, cho thấy người quan sát EKF có thể sửa ước tính SOC kém và làm cho SOC ước tính hội tụ về giá trị thực tế giá trị. Tuy nhiên, cách biểu diễn điểm cố định được sử dụng trong quá trình triển khai giới hạn số lượng bit được sử dụng, dẫn đến lỗi ước tính và lỗi có thể tích lũy trong quá trình tích hợp hiện tại khi dự đoán các biến trạng thái, dẫn đến phạm vi sai số lớn giữa giá trị ước tính và giá trị thực tế. . Tuy nhiên, miễn là sai số tuyệt đối nhỏ hơn 5% thì bộ lọc được coi là hiệu quả và có thể ước tính chính xác các biến trạng thái.

5. Kết quả triển khai FPGA thời gian thực

Xác minh theo thời gian thực (sử dụng dữ liệu được ghi trước):Trước khi kiểm tra pin thực tế, hãy mô phỏng thử nghiệm bằng cách sử dụng dữ liệu dòng điện/điện áp được ghi trước của pin. Kết quả thử nghiệm cho thấy người quan sát có hiệu suất thời gian thực tốt. Đường cong hiện tại được giải phóng với bước hiện tại 1C (2,5A) và SOC được khởi tạo thành 0%. Giá trị tham chiếu SOC thu được bằng máy đo coulomb được khởi tạo chính xác. So với kết quả mô phỏng của Xilinx, hiệu suất của người quan sát trong cả hai trường hợp là tương tự nhau và bộ lọc Kalman được triển khai trên FPGA đã giảm thành công sai số giữa điện áp đo được và điện áp ước tính, khiến SOC ước tính hội tụ về giá trị chính xác không thể được đo trực tiếp.

Người quan sát xác minh thử nghiệm

Kiểm tra pin đơn:Sau khi xác minh theo thời gian thực bằng cách sử dụng dữ liệu được ghi trước, việc kiểm tra thêm sẽ được tiến hành trong quá trình xả pin thực tế. Sử dụng nền tảng thử nghiệm như trong hình, chạy thiết bị quan sát trong khi xả pin để đánh giá độ chính xác của ước tính SOC. Bằng cách tạo ra các chu kỳ xung hiện tại làm giá trị cài đặt cho các tải hoạt động có thể lập trình để xả pin, kết quả thử nghiệm cho thấy rằng khi bắt đầu chu kỳ hiện tại, bộ lọc có thể điều chỉnh SOC ban đầu là 0%. Khi điện áp giảm, SOC cũng giảm và hệ thống có thể tự động điều chỉnh. Tuy nhiên, có sự dao động trong quá trình ước lượng, chủ yếu là do nhiễu đo cảm biến, cần có bộ lọc mượt mà hơn.

Kiểm tra bộ pin:Vì pin nghiên cứu bao gồm 5 pin được kết nối nối tiếp nên cần phải phát triển một công cụ ước tính để kiểm tra toàn bộ bộ pin. Bằng cách kết hợp công nghệ ghép kênh phân chia theo thời gian vào mô hình bộ lọc Kalman, chu kỳ xung hiện tại có chu kỳ 3200 và biên độ -2.5A được tạo ra dưới dạng giá trị cài đặt tải hoạt động có thể lập trình cho pin phóng điện. Kết quả cho thấy người quan sát có thể ước tính chính xác điện áp và SOC của từng viên pin trong toàn bộ bộ pin. Dựa trên năm đường cong, có thể xác định được SOC và điện áp của từng pin, điều này có lợi thế đáng kể so với các nghiên cứu trước đây chỉ ước tính điện áp và SOC tổng thể của bộ pin. Người quan sát SOC có thời gian thực hiện là 2,5 µs và thời gian lấy mẫu thông thường là 0,1 giây. Chip Spartan 6 có đủ thời gian để thực hiện nhiều ước tính SOC và quan sát các trạng thái khác (chẳng hạn như nhiệt độ bên trong) trong một khoảng thời gian lấy mẫu. Việc triển khai FPGA không tiêu tốn một lượng tài nguyên đáng kể và mặc dù chương trình phức tạp nhưng các tài nguyên FPGA có sẵn vẫn chưa được sử dụng đầy đủ.

6. Tóm tắt

Trong lĩnh vực ứng dụng nhúng, quản lý năng lượng là rất quan trọng để tối ưu hóa mức tiêu thụ năng lượng và kéo dài tuổi thọ pin. Điều này đòi hỏi chúng ta phải có khả năng theo dõi chính xác trạng thái sạc của pin. Nghiên cứu này tập trung vào việc phát triển một bộ quan sát trạng thái để ước tính điện áp và trạng thái sạc của từng pin trong bộ pin lithium-ion. Người quan sát áp dụng thuật toán lọc Kalman phù hợp với pin lithium-ion và có khả năng điều chỉnh trạng thái sạc khi giá trị ước tính ban đầu không phù hợp với trạng thái sạc thực tế. Việc triển khai thuật toán phức tạp này trên Spartan 6 FPGA giá rẻ (có giá dưới 20 euro) đã được chứng minh là có hiệu quả cao, có khả năng giám sát nhiều pin cùng lúc, từ đó giảm chi phí cho hệ thống quản lý pin.

Kết quả thực nghiệm chứng minh người quan sát có thể ước tính chính xác điện áp và trạng thái sạc của từng cục pin, thể hiện ưu điểm vượt trội so với các nghiên cứu trước đây chỉ có thể ước tính điện áp và trạng thái sạc của toàn bộ cục pin. Thời gian thực hiện thấp và mức tiêu thụ tài nguyên của bộ quan sát khiến nó trở thành một công cụ mạnh mẽ để giám sát và kiểm soát các bộ pin lithium-ion theo thời gian thực, phù hợp với nhiều tình huống ứng dụng khác nhau. Mặc dù gặp phải những thách thức như nhiễu dữ liệu trong quá trình triển khai, những vấn đề này có thể được giải quyết một cách hiệu quả bằng cách áp dụng các kỹ thuật lọc thích hợp để đảm bảo tính chính xác của kết quả. Nhìn chung, nghiên cứu này đã đóng góp giá trị đáng kể cho lĩnh vực hệ thống quản lý pin và mở ra những hướng nghiên cứu mới trong tương lai.